微机原理

2024-12-11T16:45:45+08:00 | 17分钟阅读 | 更新于 2024-12-12T22:57:45+08:00

@
微机原理

一 基础知识概论

1 二进制、十进制、十六进制间的相互转换

主要是二-十进制转换: 整数部分除2取余, 小数部分乘2取整 二-十进制转换

2 原反补码转换

  • 原码: 用第一位表示符号位, 其余位表示数值
  • 反码: 正数的反码与原码相同, 负数的反码是对原码除符号位外的各位取反
  • 补码: 正数的补码与原码相同, 负数的补码是对原码的各位取反, 然后加1

3 BCD码, ASCII码

  • BCD码: 用4位二进制数表示一个十进制数的一位
  • ASCII码: 用7位或8位二进制数表示一个字符

ASCII码中, 0-9–30H-39H, A-Z–41H-5AH, a-z–61H-7AH

二 微处理器及总线的概念

1 微处理器的基本结构

微处理器基本结构

1.1 执行单元EU

执行单元EU的主要功能是: 执行指令, 分析指令, 暂存中间运算结果并保留结果的特征. 它由算术逻辑单元(运算器)ALU、通用寄存器、标志寄存器和EU控制电路组成. EU在工作时不断地从指令队列中取出指令代码, 对其译码后产生完成指令所需要的控制信息. 数据在ALU中进行运算, 运算结果的特征保留在标志寄存器FLAGS中.

1.2 总线接口单元BIU

总线接口单元BIU负责CPU与存储器、I/O接口之间的信息传送. 它由段寄存器、指令指针寄存器、指令队列、地址加法器以及总线控制逻辑组成. 8088的指令队列长度为4字节, 8086的指令队列长度为6字节.

2 8086内部寄存器

8086CPU内部有14个16位寄存器, 其中有8个16位通用寄存器, 4个16位变址寄存器, 1个16位指令指针寄存器, 1个16位标志寄存器.

2.1 通用寄存器

数据寄存器
  • AX(Accumulator): 累加器, 用于存放运算结果
  • BX(Base): 基址寄存器, 用于存放数据存储区的基地址
  • CX(Count): 计数寄存器, 用于存放循环次数
  • DX(Data): 数据寄存器, 用于存放数据
地址指针寄存器
  • SP(Stack Pointer): 栈指针寄存器, 用于存放栈顶地址
  • BP(Base Pointer): 基址指针寄存器, 用于存放栈基地址
变址寄存器
  • SI(Source Index): 源变址寄存器, 用于存放源数据地址
  • DI(Destination Index): 目的变址寄存器, 用于存放目的数据地址

2.2 段寄存器

  • CS(Code Segment): 代码段寄存器, 用于存放代码段的段地址
  • DS(Data Segment): 数据段寄存器, 用于存放数据段的段地址
  • SS(Stack Segment): 栈段寄存器, 用于存放栈段的段地址
  • ES(Extra Segment): 附加段寄存器, 用于存放附加数据段的段地址

2.3 控制寄存器

指令指针寄存器IP

IP(Instruction Pointer)称为指令指针寄存器, 用以存放预取指令的偏移地址. CPU取指令时总是以CS为段基址, 以IP为段内偏移地址. 当CPU从CS段中偏移地址为(IP)的内存单元中取出指令代码的一个字节后, IP自动加1, 指向指令代码的下一个字节. 用户程序不能直接访问IP.

标志寄存器FLAGS

FLAGS称为标志寄存器或程序状态字(PSW), 它是16位寄存器, 但只使用其中的9位. 这9位包括6个状态标志和3个控制标志.

状态标志位
标志位名称说明
CF进位标志加(减)法运算时, 若最高位向前有进(借)位, 则为1
PF奇偶标志运算结果的低8位中1的个数为偶数时, 则为1
AF辅助进位标志加(减)法运算时, 若第4位向第5位中有进位, 则为1
ZF零标志运算结果为0时, 则为1
SF符号标志运算结果的最高位为1时, 则为1
OF溢出标志运算结果超出了带符号数的表示范围时, 则为1
控制标志位
标志位名称说明
TF陷阱标志当为1时激活单步执行指令方式, 每条指令运行结束后自动产生中断
IF中断允许标志当为1时允许CPU响应外部中断请求
DF方向标志当为1时串传送指令中SI和DI自动减1, 为0时自动加1

3 8086的寻址方式

8086对外地址线有20位, 其计算方式为:

物理地址 = 段基址 << 4 + 段内偏移

4 8086的两种工作模式

8086CPU有两种工作模式: 最大模式和最小模式.

  • 当MN/~MX=1时, CPU工作在最小模式下. 此时, 构成的系统中只允许有一个处理器, 所有控制信号直接由8086提供.
  • 当MN/~MX=0时, CPU工作在最大模式下. 此时, 构成的系统中除了有8086之外, 还可以接另外的处理器（如8087数学协处理器）. 在最大模式下, CPU并不直接向外界提供全部控制信号, 而由S0、S1、S2通过8288总线控制器提供.

5 8086的最小模式下总线引脚结构

A16A19/S3S6

地址/状态复用引脚（输出、三态）. 当8088输出地址时, 这4个引脚上送出地址的最高4位A16～A19. 当8088输出状态时, 这4个引脚送出状态信号S3～S6, 其中S6始终为逻辑0, S5指示中断允许标志位IF的状态, S4、S3的指示CPU当前正在使用的段寄存器, 其编码见下表.

S4S3段寄存器
00ES
01SS
10CS或未使用
11DS

A8~A15

地址（输出、三态）. CPU访问存储器或I/O接口时, 从这些引脚送出地址信号A8～A15.

AD0~AD7

地址/数据复用引脚（双向、三态）. 当ALE=1时, 这些引脚上传输的是地址, 而不是数据.

IO/~M

IO/存储器控制（输出、三态）. 低电平表示CPU当前访问的是存储器, 高电平表示访问的是I/O接口.

~WR

写控制（输出、三态）. 低电平表示CPU正在对存储器或I/O接口进行写操作.

DT/~R

数据传送方向控制（输出、三态）. 用于确定数据传送的方向. 高电平时表示CPU向存储器或I/O接口发送数据; 低电平表示CPU从存储器或I/O接口接收数据. 此信号常用于控制总线收发器的传送方向.

~DEN

数据允许（输出、三态）. 低电平表示数据总线上有有效数据. 它在每次访问内存或I/O接口以及在中断响应期间有效. 它常用作数据总线驱动器的片选信号.

ALE

地址锁存允许（输出、三态）. 高电平表示地址线上有效地址. 它常作为锁存控制信号将A0～A19锁存到地址锁存器.

~RD

读控制（输出、三态）. 低电平表示CPU正在对存储器或I/O接口进行读操作.

READY

准备就绪（输入、高电平有效）. 它是被访问的内存或I/O接口发出的响应信号, 高电平表示存储器或I/O设备已准备好, 可以进行数据传送. 若存储器或或I/O设备没准备好, 则可将此引脚拉低. CPU在总线周期的T3采样READY引脚, 若为低电平, CPU将自动插入1个或多个等待周期Tw. 直到READY变为高电平后, CPU才脱离等待状态, 继续执行后续操作.

INTR

可屏蔽中断请求（输入、高电平有效）. CPU在每条指令的最后一个周期对此引脚进行采样, 以决定是否进入中断响应周期. 此信号可用软件屏蔽.

NMI

非屏蔽中断请求（输入、上升沿有效）. 此信号不能用软件屏蔽. 若此信号有效, CPU在当前指令执行结束后就进入NMI中断过程.

RESET

系统复位（输入、高电平有效）. 为使CPU完成内部复位过程, 该信号至少要保持4个时钟周期. 复位后CPU内部寄存器的状态如下表所示. 当RESET返回低电平时, CPU将重新启动.

~INTA

中断响应（输出、低电平有效）. CPU对INTR信号的响应. 在响应过程中, CPU在此引脚连续送出两个负脉冲, 可用作外部中断源的中断向量码的读选通信号.

HOLD

总线保持请求（输入、高电平有效）. 当某一总线主控设备要占用系统总线时, 通过此引脚向CPU提出请求.

HLDA

总线保持响应（输出、高电平有效）. CPU对HOLD请求信号的响应: 所有三态引脚变为高阻态, 同时使此引脚变为高电平, 表示处理器已放弃对总线的控制. 当CPU检测到HOLD信号无效后, 就立即使此引脚变为低电平, 同时恢复对总线的控制.

~SS0

系统状态信号输出. 它与IO/#M和DT/#R信号决定了最小模式下当前总线周期的状态. 三者的状态组合所表示的处理器操作见下表.

IO/~MDT/~R~SS0操作
100发出中断响应信号
101读I/O端口
110写I/O端口
111暂停
000取指令
001读内存
010写内存
011无操作

6 总线及工作时序

6.1 工作时序

总线周期: CPU完成一次访问内存（或接口）操作所需要的时间.

一个总线周期至少包括4个时钟周期

读总线周期写总线周期
读总线周期写总线周期

6.2 总线结构

  • 根据传送信息的类型分: 数据总线、地址总线和控制总线.
  • 按层次结构分: CPU总线、系统总线和外部总线.

三 8086指令系统

1 寻址方式

1.1 立即寻址

用立即数表示操作数, 指令中直接给出操作数的值.

MOV AX, 1234H

1.2 直接寻址

用指令中给出的地址作为操作数的地址.

MOV AX, [1234H]

注意"[ ]“用以表示地址而非数据

1.3 寄存器寻址

以寄存器中的内容作为操作数.

MOV AX, BX

1.4 寄存器间接寻址

以寄存器中的内容作为地址, 从该地址中取出数据.

MOV AX, [SI]

1.5 寄存器相对寻址

以间址寄存器中的内容加上一个常数作为地址, 从该地址中取出数据.

MOV AX, [DATA+SI]
MOV AX, DATA[SI]
MOV AX, [SI]+DATA

1.6 基址-变址寻址

以基址寄存器(BX/BP)和变址寄存器(SI/DI)的内容相加作为地址, 从该地址中取出数据.

MOV AX, [BX][SI]

1.7 基址-变址-相对寻址

以基址寄存器(BX/BP)和变址寄存器(SI/DI)的内容相加, 再加上一个常数作为地址, 从该地址中取出数据.

MOV AX, [BX][SI]+DATA
MOV AX, [BX+DATA][SI]

1.8 隐含寻址

操作数的地址在指令中隐含, 无需给出地址. 如"MUL BX"指令, 操作数为AX和BX, 无需给出地址.

2 基本指令

2.1 数据传送指令

数据传送指令MOV
MOV dest, src
  • 两操作数字长必须相同
  • 两操作数不允许同时为存储器操作数
  • 两操作数不允许同时为段寄存器
  • 在源操作数是立即数时, 目标操作数不能是段寄存器
  • IP和CS不作为目标操作数, FLAGS一般也不作为操作数在指令中出现
栈控制指令POP/PUSH
POP dest
PUSH src
  • 指令的操作数必须是16位的
  • 操作数可以是寄存器或存储器两单元, 但不能是立即数
  • PUSH CS指令合法, 而POP CS指令非法
  • PUSH和POP指令在程序中一般成对出现
  • PUSH指令的操作方向是从高地址向低地址, 而POP指令的操作正好相反

堆栈: 内存中一块特定区域

  1. 每次存取都是一个字(16位)
  2. 栈顶指针SP指向栈顶元素
  3. PUSH: SP=SP-2, 再将数据存入栈顶
  4. POP: 先取出栈顶数据, 再SP=SP+2
  5. 遵循后进先出(LIFO)原则
入栈出栈
入栈出栈
寄存器交换指令XCHG
XCHG OPRD1, OPRD2
  • 两操作数必须有一个是寄存器操作数
  • 不允许使用段寄存器
  • 两个操作数字长必须相同

2.2 输入输出指令

输入输出指令IN/OUT
IN acc, port
IN acc, DX

OUT port, acc
OUT DX, acc
  • port为8位立即数端口地址
  • DX寄存器中的值为16位端口地址

2.3 取偏移地址指令

取偏移地址指令LEA
LEA reg, mem
  • 源操作数必须是一个存储器操作数
  • 目标操作数必须是16为通用寄存器, 通常是间址寄存器

2.4 算术运算指令

加法指令ADD
ADD OPRD1, OPRD2

要求与MOV指令 基本相同

  • 段寄存器不能作为加法指令的操作数
  • ADD指令对全部6个状态标志位 进行更新
带进位加法指令ADC
ADC OPRD1, OPRD2
  • 与ADD指令基本相同, 只是在加法运算时, 还会加上CF标志位的值
加1指令INC
INC OPRD
  • OPRD不能是段寄存器或者立即数
  • INC指令对全部除了CF以外5个状态标志位 进行更新
无符号乘法指令MUL
MUL OPRD
  • OPRD不能是立即数
  • 乘法指令采用隐含寻址, 隐含的是存放被乘数的累加器AL或AX及存放结果的AX(低16位), DX(高16位)
  • 更新CF和OF标志位
有符号乘法指令IMUL
IMUL OPRD

2.5 逻辑运算指令

测试指令TEST
TEST OPRD1, OPRD2
  • 在不写回操作数的情况下, 对两个操作数进行逻辑与运算
  • TEST指令对全部6个状态标志位 进行更新

2.6 转移指令

无条件转移指令JMP
JMP label
为0跳转指令JZ
JZ label

2.7 循环控制指令

循环指令LOOP
LOOP label

相当于

DEC CX
JNZ label

2.8 中断控制指令

中断指令INT
INT n
中断返回指令IRET
IRET
  • 用于中断服务程序结束时返回主程序

2.9 处理器控制指令

CLI/STI
CLI
STI
  • CLI指令禁止CPU响应外部中断请求
  • STI指令允许CPU响应外部中断请求
CLD/STD
CLD
STD
  • CLD指令将DF标志位清零, 串操作从低地址向高地址
  • STD指令将DF标志位置1, 串操作从高地址向低地址
HLT
HLT
  • 使CPU进入停机状态

全部指令参考附录

四 汇编语言程序设计

1 特殊运算符

OFFSET

MOV SI, OFFSET DATA
  • 用于取得数据的偏移地址
  • 相当于 LEA SI, DATA

SEG

MOV AX, SEG DATA
  • 用于取得数据的段地址

PTR

CALL DWORD PTR [BX]
MOV AL, BYTE PTR [SI]
  • 用于指定操作数的类型
  • 多用于确保操作数的类型与指令要求的类型一致

2 数据定义伪指令

2.1 格式

[变量名] 伪操作 操作数 [, 操作数 ...]
DATA DB 11H,33H
STR DB 'HELLO'
DATA2 DW ?

2.2 伪操作

  1. DB(Data Byte): 每个操作数占一个字节
  2. DW(Data Word): 每个操作数占两个字节
  3. DD(Data Doubleword): 每个操作数占四个字节
  4. DQ(Data Quadword): 每个操作数占八个字节
  5. DT(Data Ten Bytes): 每个操作数占十个字节, 存储的是压缩BCD数

2.3 重复操作符

[变量名] 伪操作 重复次数 DUP (操作数 [, 操作数 ...])
DATA1 DB 20 DUP (30H)
DATA2 DB 20,0,20 DUP (?)

3 题目

3.1 从键盘上读入一串大写字母, 并显示相应的小写字母串

DSEG SEGMENT
  STRING DB 20,0,20 DUP(?)
DSEG ENDS

CSEG SEGMENT
  ASSUME CS:CSEG,DS:DSEG
START: 	
  MOV AX,DATA
	MOV DS,AX       ; DS=DATA

	LEA DX,STRING
	MOV AH,0AH
	INT 21H         ; 读入字符串

	XOR CX,CX
	MOV CL,STRING+1
	MOV BX,DX       
LPP: 	
  MOV AL,[BX+2]
	INC BX          ; BX指向下一个字符

	ADD AL,20H      ; 大写转小写

	MOV DL,AL
	MOV AH,2
	INT 21H         ; 显示字符

	LOOP LPP

	MOV AH,4CH
	INT 21H         ; 中断
CSEG ENDS
	END START

3.2 求从DATA开始的5个无符号字节数的和, 结果放在SUM字单元里

DSEG SEGMENT
  DATA DB 10,20,30,40,50
  SUM DW  ?
DSEG ENDS

CSEG SEGMENT
  ASSUME CS: CSEG,DS: DSEG 
START: 	
  MOV AX,DSEG
	MOV DS,AX       ; DS=DSEG

	LEA SI, DATA    ; SI作为数据指针
	MOV CX,5        ; CX作为计数器
	XOR AX,AX       ; AX作为累加器, 清零
LPP:	
  ADD AL,[SI]     ; 累加
	ADC AH,0        ; 进位加
	INC SI          ; SI指向下一个数据
	LOOP LPP

  MOV SUM,AX      ; 结果存入SUM

	MOV AH,4CH
	INT 21H         ; 中断
CSEG ENDS
	END START

3.3 试编写求两个无符号双字长数之和的程序. 两数分别在 MEM1 和 MEM2 单元中,和放在 SUM 单元

DSEG SEGMENT 
  MEM1 DW 1122H,3344H 
  MEM2 DW 5566H,7788H 
  SUM DW 2 DUP(?) 
DSEG ENDS 

CSEG SEGMENT 
  ASSUME CS:CSEG,DS:DSEG 
START:   
  MOV AX,DSEG 
	MOV DS,AX 
	LEA BX,MEM1 
	LEA SI,MEM2 
	LEA DI,SUM      ; 初始化指针寄存器
	MOV CL,2        ; 计数器
  CLC             ; CF=0, 确保加法正确
AGAIN:   
  MOV AX,[BX] 
	ADC AX,[SI]     ; AX=[BX]+[SI]+CF
	MOV [DI],AX     ; 结果存入SUM

	ADD BX,2 
	ADD SI,2 
	ADD DI,2        ; 指针寄存器指向下一个数据, 注意双字长需要加2
	LOOP AGAIN 
	HLT 
CSEG ENDS 
  END START

五 存储器系统

1 存储器的分类

内存储器随机存储器RAM静态存储器SRAM双稳态触发器结构, 寄存器掉电丢失
动态存储器DRAM电容存储, 内存
只读存储器ROM掩膜ROM只读, 不可更改掉电不丢失
可编程PROM在一次编程后只读
可读写EPROM可重复写入, 使用光擦除
电可擦除EEPROM可重复写入, 使用电擦除
闪存FLASHU盘

2 存储器与CPU的连接

根据题目中给出的地址, 将高位不变的部分接入74138中, 将对应的输出接入存储器的CS片选端, 例如:

地址范围为: 38000H~39FFFH

其高位不变部分为

\[19:13\]

:0011 100

存储器与CPU的连接

六 输入输出和中断系统

1 I/O端口及其编址方式

1.1 I/O接口主要功能

  1. I/O地址译码与设备选择. 保证任一时刻仅有一个外设与CPU进行数据传输.
  2. 信息的输入输出, 并对外设随时进行监测、控制和管理, 必要时, 还可以通过I/O接口向CPU发送中断请求.
  3. 命令、数据和状态的缓冲与锁存. 以缓解CPU与外设之间工作速度的差异, 保证信息交换的同步.
  4. 信号电平与类型的转换, I/O接口还要实现信息格式变换、电平转换、码制转换、传送管理以及联络控制等功能.

1.2 I/O端口的要求

  • 对输入接口要求具有对数据的控制能力(三态门)
  • 对输出接口要求对数据具有锁存能力(锁存器)

1.3 I/O端口的编址方式

I/O端口与内存单元统一编址

把每个I/O端口都当做一个存储单元看待, 端口与存储器单元在同一个地址空间中进行编址. 通常是在整个地址空间中划分出一小块连续的地址分配给I/О端口. 被端口占用了的地址, 存储器不能再使用. 特点:

  • 指令及控制信号统一, 更加灵活
  • 内存地址资源减少
I/O端口独立编址(8086/8088)

I/О端口独立编址时, 内存地址空间和外设地址空间是相互独立的. 例如,8086/8088系统的内存地址范围为00000H～FFFFFH, 而外设端口的地址范围为0000H～FFFFH, 这两个地址空间相互独立, 互不影响. CPU在寻址内存和外设时, 使用不同的控制信号来区分当前是对内存操作还是对1/О端口操作. 特点:

  • 内存地址资源充分利用
  • 能够应用于端口的指令较少

2 基本输入输出方法

方法适用优点缺点
无条件传送总是准备好的外设, 如开关, LED软件及接口硬件简单只适用于简单外设, 适应范围较窄
查询工作方式外设并不总是准备好, 而且对传送速率、传送效率要求不高的场合软件比较简单CPU效率低, 数据传送的实时性差, 速度较慢
中断控制方式需要实时被CPU处理的场合CPU效率高, 实时性好, 速度快程序编制较为复杂
DMA控制方式高速外设以及批量数据交换的场合很高的传输速率需要额外软硬件支持

3 中断系统

3.1 中断处理过程

  1. 中断请求
  2. 中断源识别(中断判优)
  3. 中断响应
  4. 中断服务
  5. 中断返回

3.2 中断向量表

根据中断类型码找到中断服务程序的入口地址的表, 每个中断向量占4个字节, 所以中断向量在表中存放地址为中断类型码*4

七 常用数字接口电路

1 基本通信方式

通信方式优点缺点
串行通信设备简单, 成本低, 传输线少传输速度慢
并行通信传输速度快, 效率高设备造价高, 复杂

2 可编程定时/计数器8253

8253有3个相同的16位计数器, 它们相互独立, 可以分别按各自的方式进行工作, 每个计数器都包括一个16位的初值寄存器、一个计数执行单元和一个输出锁存器.

2.1 8253与系统连接

  • 地址线/片选控制同6264和系统连接
  • {A1, A0}为地址选择信号线
    • 00: 计数器0
    • 01: 计数器1
    • 10: 计数器2
    • 11: 控制字寄存器

2.2 8253的工作方式

工作方式0–计数结束中断
  • 软件启动
  • 不自动重复计数
  • Gate=0时暂停计数
  • 计数过程中如果修改计数初值, 会用新的初值重新计数 8253工作方式0
工作方式1–可重复触发的单稳态触发器
  • 硬件启动
  • 不自动重复计数
  • Gate上升沿触发计数, 可重复触发 8253工作方式1
工作方式2–频率发生器
  • 硬件/软件启动
  • 自动重复计数
  • Gate上升沿启动并置入初值, 低电平暂停
  • 当计数到1时输出为1个时钟周期的负脉冲 8253工作方式2
工作方式3–方波发生器
  • 硬件/软件启动
  • 自动重复计数
  • Gate上升沿启动并置入初值, 低电平暂停
  • 当计数到N/2时输出低电平, 计数到0时输出高电平 8253工作方式3
工作方式4–软件触发选通
  • 软件启动
  • 不自动重复计数
  • Gate高电平时计数
  • 计数结束后输出1个时钟周期的负脉冲
  • 特点与方式0 相似 8253工作方式4
工作方式5–硬件触发选通
  • 硬件启动
  • 不自动重复计数
  • Gate上升沿触发计数
  • 计数结束后输出1个时钟周期的负脉冲 8253工作方式5

2.3 8253控制字

计数器选择计数长度选择工作方式选择计数制选择
SC1SC0RL1RL0M2M1M0BCD
00计数器000将计数器中的数据锁存于缓冲器000方式0高电平有效
01计数器101只读/写计数器低8位001方式1
10计数器210只读/写计数器高8位x10方式2
11非法11先读/写计数器低8位, 再读/写计数器高8位x11方式3
    100方式4
    101方式5

2.4 8253的编程

题目: 若8253芯片的接口地址为D0D0H—D0D3H, 时钟信号频率为2MHz, 利用计数器0、1、2分别产生周期为10us的方波及每1ms和1s产生一个负脉冲, 画出与系统总线的连接图, 并编写初始化程序. 8253编程

MOV DX,D0D3H
MOV AL,16H	; 计数器0, 低8位计数, 方式3
OUT DX,AL
MOV AL,74H	; 计数器1, 双字节计数, 方式2
OUT DX,AL
MOV AL,0B4H	; 计数器2, 双字节计数, 方式2
OUT DX,AL

MOV DX,D0D0H
MOV AL,20   ; 计数器0, 计数初值
OUT DX,AL

MOV DX,D0D1H
MOV AX,2000	; 计数器1, 计数初值
OUT DX,AL
MOV AL,AH
OUT DX,AL

MOV DX,D0D2H
MOV AX,1000	; 计数器2, 计数初值
OUT DX,AL
MOV AL,AH
OUT DX,AL

计数器初始值 = 周期 x 时钟频率

注意本题中计数器2的时钟使用的是计数器1的输出, 故初值为1000

3 可编程并行接口8255

8255是一种通用并行I/O接口芯片, 具有3个8位并行I/O端口, 通过编程可以将其配置为输入端口或输出端口, 也可以将其配置为控制端口.

3.1 8255与系统连接

  • 地址线/片选控制同6264和系统连接
  • {A1, A0}为地址选择信号线
    • 00: Port A
    • 01: Port B
    • 10: Port C
    • 11: 控制字寄存器

3.2 8255的工作方式

工作方式0
  • A口, B口, C口高4位, C口低4位均可作为输入端口或输出端口
  • 适合无条件传送方式
工作方式1
  • A口, B口可作为输入端口或输出端口; C口的某些位作为A口或B口的控制端口, 其余位仍可作为输入端口或输出端口

端口定义:

8255工作方式1输入8255工作方式1输出
输入端口定义输出端口定义

时序图:

8255工作方式1输入时序8255工作方式1输出时序
输入时序输出时序
工作方式2
  • 只有A口可以工作在这种方式下, 其可作为输入输出双向端口
  • B口可工作在方式0或方式1下

端口定义: 8255工作方式2端口定义

时序图: 8255工作方式2时序

3.3 8255控制字

功能控制A组方式选择A口方向C口高4位方向B组方式选择B组方向C口低4位方向
1 方式选择00方式0

0 输出

1 输入

0 方式0

1 方式1

0 输出

1 输入

01方式1
1x方式2
0 位操作无关C口位号的二进制

0 复位

1 置位

3.4 8255的编程

题目: 设8255的接口地址范围为A380H—A383H, A组、B组工作于方式0, A口作为数据的输出口, C口低4位作为控制输入口, 其他端口未用, 画出与系统总线链接方式, 并编写初始化程序.

8255编程
MOV DX,A383H
MOV AL,81H  ; 1000 XXX1
OUT DX,AL

八 模拟量的输入输出

1 模拟量的输出

1.1 模拟量输出通道

  1. 输入锁存器: 用于存放输入的模拟量
  2. D/A转换器: 将输入的数字量转换为模拟量
  3. 低通滤波器: 平滑输出波形
  4. 功率放大器: 用于驱动执行器件

1.2 D/A转换器

权电阻网络, 详见数电

1.3 技术指标

  • 分辨率: 1/(2^n-1)
  • 转换精度
    • 非线性误差: 在满刻度范围内, 偏移理想的转换特性的最大值
    • 温度系数误差: 在允许范围内, 温度每变化1℃所引起的输出变化
    • 电源波动误差: 由于电源的波动引起的输出变化
    • 运算放大器误差: 与D/A变化器相连的运算放大器带来的误差
  • 转换时间: 满刻度变化(全0到全1)时, 从数字量输入到模拟量输出所需的时间
  • 线性误差: 输出与理论值的差的最大值
  • 动态范围: 最大与最小输出值的范围

2 模拟量的输入

2.1 模拟量输入通道

  1. 传感器: 将非电的物理量转换为电信号或可进一步处理的电阻值、电压值等
  2. 变送器: 将传感器输出的微弱电信号或电阻值等非电量转换成统一的电信号
  3. 信号处理: 去除叠加在变送器输出信号上的干扰信号, 井将其进行放大或处理成与A/D转换器要求的输入相适应此电压水平
  4. 多路模拟开关: 用于选择不同的输入通道以共用一个A/D转换器
  5. 采样保持电路: 用于将输入信号的瞬时值保持在寄存器中, 以便A/D转换器有足够的时间进行转换
  6. A/D转换器: 将模拟量转换为数字量

2.2 A/D转换器

逐次逼近法, 详见数电

2.3 技术指标

  • 精度
    • 量化误差: ±1/2LSB
    • 非线性误差: 最大输出与理论值的差
    • 其它误差: 温度系数误差, 电源波动误差, 零点漂移误差…
  • 转换时间
  • 输入动态范围

附录

1 8086指令简表

8086指令列表

2 8086软中断

8086软中断

3 DOS中断调用简表

DOS中断调用简表
上一页 通信原理
下一页 LoongArch32r指令表

© 2024 - 2025 Vincent的图书馆

🌱 Powered by Hugo with theme Dream.

知识共享（Creative Commons）

此网站的所有内容都遵循 CC BY-NC-SA 4.0。

All contents of this website are licensed under CC BY-NC-SA 4.0.

社交链接